Binary Adder und binäre Addition mit Ex-ODER-Gatter

Wenn die zwei einzelnen Bits, A und B zusammen addieren, die Zugabe von „0 + 0“, „0 + 1“ und „1 + 0“ führt entweder zu einem „0“ oder „1“, bis Sie auf das bekommen letzte Spalte von „1 + 1“, dann ist die Summe gleich „2“ ist. Aber die Nummer zwei existiert nicht in binären jedoch 2 in binären bis 10. mit anderen Worten eine Null für die Summe plus ein extra Übertragsbit gleich ist.

Dann wird der Betrieb eines einfachen Addierer erfordert zwei Dateneingänge Erzeugen von zwei Ausgängen, wobei die Summe (S) der Gleichung und ein Übertrag (C) Bit, wie dargestellt.

Binary Adder Block Diagram

2-Eingang-Exklusiv-ODER-Gatter

Aus den obigen Gleichungen wissen wir jetzt, dass ein Exklusiv-ODER-Gatter wird nur ein Ausgangssignal „1“ erzeugt, wenn „ENTWEDER“ -Eingang auf logisch „1“ ist, also müssen wir einen zusätzlichen Ausgang das Übertragsbit, wenn „beide“ Eingänge A produzieren und B auf logisch „1“. Ein digitales Gatter, das die Rechnung perfekt passt Erzeugen eines Ausgangssignal „1“, wenn beide seiner Eingänge A und B sind „1“ (HIGH) ist die Standard-UND-Gatter.

2-Eingang-UND-Gatter

2-Eingang-UND-Gatter

Durch das Exklusiv-ODER-Gatter mit dem UND-Gatter führt zu einer einfachen binären digitalen Addierschaltung Kombination allgemein als „Half Adder“ -Schaltung bekannt.

Ein Halbaddiererschaltkreises

Ein Halbaddierer ist eine logische Schaltung, die eine Additionsoperation auf zwei Binärziffern ausführt. Der Halbaddierer erzeugt eine Summe und einen Übertragswert, die beide binären Ziffern sind.

Halbaddierer Wahrheitstabelle mit Carry-Out

Aus der Wahrheitstabelle der Halbaddierer können wir sehen, dass die Summe (S) gibt das Ergebnis des Exklusiv-ODER-Gatters ist und die Carry-out (Cout) ist das Ergebnis des UND-Gatters. Dann wird der Boolesche Ausdruck für einen Halbaddierer ist wie folgt.

Für den SUM-Bit:

SUM = A XOR B = A ⊕ B

Für das Übertragsbit:

CARRY = A UND B = A. B

Ein wesentlicher Nachteil des Halbaddiererschaltkreises wenn sie als Binäraddierer verwendet wird, ist, dass es nicht vorgesehen, ein „Carry-in“ von der vorhergehenden Schaltung, wenn mehrere Datenbits Aufaddieren.

Angenommen, wir wollen zwei 8-Bit-Bytes von Daten addieren, eine daraus resultierende Übertragsbit würde muß in der Lage sein, „Ripple“ oder über die Bitmuster bewegen sich von den am wenigsten signifikanten Bit beginnend (LSB). Die komplizierteste Operation der Halbaddierer tun kann, ist „1 + 1“, sondern als Halbaddierer hat keine Übertragseingang der resultierende Mehrwert falsch sein würde. Eine einfache Möglichkeit, dieses Problem zu überwinden, ist eine Full Adder Typ binäre Addierschaltung zu verwenden.

Ein Volladdiererschaltkreis

Der Hauptunterschied zwischen dem Volladdierer und dem vorhergehenden Halb Adder ist, dass ein Volladdierer drei Eingänge hat. Die gleichen zwei Einzel-Bit-Dateneingänge A und B wie zuvor zuzüglich einen zusätzlichen Carry-in (C-in) Eingang den Übertrag von einer vorhergehenden Stufe zu erhalten, wie unten gezeigt.

Volladdierer-Blockdiagramm

Dann wird der Volladdierer ist eine logische Schaltung, die eine Additionsoperation auf drei Binärziffern durchführt und ebenso wie der Halbaddierer, es erzeugt auch einen Übertrag auf die nächste Zugabe Spalte. Dann wird ein Carry-in ist ein möglicher Übertrag von einer weniger signifikanten Stelle, während ein Carry-out einen Übertrag auf eine höherwertige Stelle darstellt.

In vielerlei Hinsicht kann der Volladdierer gedacht werden als zwei Halbaddierern miteinander verbunden ist, mit dem ersten Halbaddierer seinen Übertrag zu dem zweiten Halbaddierers vorbei, wie dargestellt.

Volladdierer Logic Diagram

Da die volle oben Addierschaltung grundsätzlich zwei Halbaddierern miteinander verbunden ist, weist die Wahrheitstabelle für den Volladdierer eine zusätzliche Spalte zu berücksichtigen, die Carry-in. CIN-Eingang sowie der summierte Ausgang, S und die Carry-out, COUT Bit.

Volladdierer Wahrheitstabelle mit Carry

Dann wird der Boolesche Ausdruck für einen Volladdierer ist wie folgt.

Für die Summe (S) Bit:

SUM = (A XOR B) XOR Cin = (A ⊕ B) ⊕ Cin

Für die CARRY-OUT (Cout) Bit:

CARRY-OUT = A AND B OR Cin (A XOR B) = + Cin A.B (A ⊕ B)

Ein n-Bit-Binäraddierer

Wir haben oben dass einzelne 1-Bit binäre Addierer gesehen kann von Grundlogikgatter aufgebaut sein. Aber was, wenn wir zwei zusammen n-Bit-Zahlen hinzufügen wollten, dann n Anzahl von 1-Bit-Volladdierer müssen miteinander verbunden oder „kaskadiert“ werden, um zu produzieren, was als Ripple Carry Adder bekannt ist.

Ein „ripple carry adder“ ist einfach „n“. 1-Bit-Volladdierer kaskadierten zusammen mit jedem Volladdierer einen einzelnen gewichteten Spalte in einer langen binäre Addition darstellt. Es ist ein Schnellübertrag-Addierer, da die Übertragssignale genannt „ripple“ -Effekt durch den Binäraddierer von rechts nach links, (LSB zu MSB) erzeugen.

Angenommen, wir zusammen zwei 4-Bit-Zahlen, die beiden Ausgänge des ersten Volladdierers liefert den ersten Platz stelligen Summe (S) der Zugabe zuzüglich eines Übertrags-out Bit auf „add“ wollen, die als die Verschleppung wirkt in Ziffer des nächsten Binäraddierer.

Der zweite Binäraddierer in der Kette erzeugt auch eine summierte Ausgabe (das 2. Bit) plus weitere carry-out-Bit, und wir können die Kombination Hinzufügen von mehr Volladdierer halten, um eine größere Anzahl hinzuzufügen, die Verknüpfung des Übertrags-Bit-Ausgabe aus dem ersten Voll Binäraddierer zu dem nächsten Volladdierer, und so weiter. Ein Beispiel eines 4-Bit-Addierer ist unten angegeben.

Ein 4-Bit-Ripple-Carry-Addierer

Ein Hauptnachteil der „Kaskadierung“ zusammen 1-Bit binäre Addierer große binäre Zahlen zu addieren ist, dass, wenn die Eingänge A und B zu ändern, wobei die Summe an seinem Ausgang nicht gültig sein, bis jede Übertragseingabe „wellige“ durch jeden Volladdierer in die Kette, da das MSB (most significant bit) der Summe hat für alle Änderungen aus dem Übertragseingang der LSB (weniger signifikanten Bit) zu warten. Folglich wird es eine endliche Verzögerung, bevor der Ausgang des Addierers mit jeder Änderung in einer akkumulierte Verzögerung führt seine Eingänge reagiert.

Diese unerwünschte Verzögerungszeit Laufzeitverzögerung bezeichnet. Auch ein anderes Problem als „Überlauf“ tritt auf, wenn ein n-Bit-Addierer addiert zwei parallel Zahlen zusammen, deren Summe größer als oder gleich 2 n

Eine Lösung ist die Übertrag-Eingangssignale direkt von den Eingängen A und B zu erzeugen, anstatt die Welligkeit Anordnung oben. Dies erzeugt dann eine andere Art von binärer Addierschaltung ein Ahead Binary Adder Schau Carry genannt, wo die Geschwindigkeit des Paralleladdierers kann stark verbessert wird unter Verwendung von Carry-Look-Ahead-Logic.

Der Vorteil tragen Addierern nach vorne schauen ist, dass die Länge der Zeit einen Übertrag Addierer benötigt, um die richtige Summe zu erzeugen ist unabhängig von der Anzahl der Datenbits in der Operation verwendet, im Gegensatz zu der Zykluszeit eine parallele Ripple Addierer muss abgeschlossen die Summe, die eine Funktion der Gesamtzahl von Bits in der Summand ist.

4-Bit-Voll-Addierschaltungen mit Trags sind Funktionen als Standard-IC-Gehäuse in der Form der TTL 4-Bit-Addierer 74LS83 oder die 74LS283 und die CMOS-4008 zur Verfügung, die zusammen zwei 4-Bit-Binärzahlen hinzufügen kann und eine Summe erzeugen und ein Übertrags-Ausgang, wie dargestellt.

74LS83 Logic Symbol

Wir haben in diesem Tutorial über Binary Adder gesehen, die Addierschaltungen verwendet werden kann, um „add“ zusammen zwei Binärzahlen produzieren ein „Carry-out“. In seiner einfachsten Form kann Addierern aus miteinander verbindet ein Exklusiv-ODER-Gatter mit einem UND-Gatter gemacht werden, um eine Halbaddiererschaltkreises zu erzeugen. Zwei Halbaddierer kann die kombiniert werden, um einen Volladdierer zu produzieren.

Es gibt eine Reihe von 4-Bit-Volladdierer ICs verfügbar wie die 74LS283 und CD4008. denen zwei 4-Bit-Binärzahl hinzufügen und einen zusätzlichen Eingang Übertragsbit bereitzustellen, sowie ein Ausgangsübertrags-Bit, so können sie kaskadieren zusammen 8-Bit, 12-Bit, 16-Bit-Addierer zu erzeugen, aber die Übertragsfortpflanzungs Verzögerung kann ein großes Problem in großen n-Bit-Welligkeitsaddierern sein.